1.负责IC ESD/Latch-up/EOS设计, test-key设计和产品全芯片ESD/Latch-up/EOS check ；
2.建立IC ESD/Latch-up/EOS design/layout guild-line；
3.负责IC ESD/Latch-up/EOS & TLP测试规划, 失效分析及解决方案；
4.负责system ESD失效分析及解决方案；
5.New process ESD/Latch-up/EOS technology develop；
6.终端客户需要的ESD/EOS/Latch-up相关服务。
1.硕士研究生及以上学历，电子工程/集成电路相关专业，了解半导体电路/制程/器件；
2.三年以上ESD/Latch-up/EOS电路/布局设计以及相关问题处理经验者；
3.良好英文沟通能力；
4.熟悉基本的模拟设计流程；
5.熟悉不同类型的IO design者优先；
6.具有FinFET ESD经验者优先；
7.熟悉TCAD simulation者优先；
8.具有良好的问题解决能力和团队合作精神；
9.认真负责,主动积极,并有良好的组织协调能力。
