1、负责芯片中端全流程设计，包括逻辑综合、形式验证、静态时序分析（STA）及低功耗设计（UPF）；2、熟悉时序约束原理，能够制定SDC和优化时序；3、与前端/后端团队协作，支持PPA优化、时序收敛及formal等。
1、硕士及以上学历，微电子、集成电路、通信、电子信息、计算机等相关专业；2、精通中端工具链（DC/Genus/PT/FM等）；熟悉Linux环境，掌握Tcl/Python脚本开发；3、5年以上中端综合/STA/形式验证项目经验，熟悉IC设计流程，有团队合作精神。
